Verilog – язык Verilog язык описания аппаратуры, разработанный Филом Морби (Phil Morby) в конце 1980-х годов. Позволяет описывать электронное устройство как на уровне компонент, плат, так и на уровне системы. После того как компания Cadence сделала его общедоступным, Verilog стал стандартом IEEE (HDL, public domain, VHDL).
Verilog
Статья с рубриками не связана