Logic synthesis

logic synthesis – синтез логических схем один из этапов проектирования микросхемы, заключающийся в преобразовании её описания на языке высокого уровня в список логических вентилей и их соединений (см. также HDL, VHDL, Verilog).